アポロ精工株式会社 アポロ精工 新横浜オフィス(旧ケーアイテクノロジー/旧市川ソフトラボラトリー)

2022-05-31 00:00:00.0

掲載開始日: 2022-05-31 00:00:00.0

その他・お知らせ

【画像処理エンジニアコラム】回路規模

人間の脳のキャパは、半導体規模の進化のように増えていないかと。
昔話をするのは衰退の一歩ですが、半導体の進化の話の為にお許し下さい。

半導体の進化は、「(露光)光の波長の限界で」とか、色々な理由でこれ以上のゲート規模は増えない。と何度も言われ、何度も克服してきました。人間の知恵は留まる事を知らない。と振り返ってます。

私が始めてASICを設計した当時は、3000ゲート程度が最大規模でした。半導体メーカー様のデザインルームで「テストパターン」で、回路動作検証率(HiとLoに変化した場所と、一度も変化してない場所の率)を95%にするまで出図できない。と。

現在は、FPGAでも「5000万ASICゲート」などと言われてますからもう桁違いです。

人間の脳のキャパが増えて、これだけの大規模でも一人で設計できる訳ではありません。規模が増えた事を、専用回路や、内臓メモリ、ハードコアCPUなどが内臓される事にも恩恵を受けてます。デバイスメーカーが用意するIPを使う事は、ある意味ブラックボックスになります。

難しい課題の話になってしまいました。

*ニュースは、弊社メルマガで配信されてます。

お問い合わせ

下記のフォームにお問い合わせ内容をご記入ください。
※お問い合わせには会員登録が必要です。

至急度  [必須]
添付資料
お問い合わせ内容  [必須]
【ご利用上の注意】
お問い合わせフォームを利用した広告宣伝等の行為は利用規約により禁止しております。
はじめてイプロスをご利用の方 はじめてイプロスをご利用の方 すでに会員の方はこちら
イプロス会員(無料)になると、情報掲載の企業に直接お問い合わせすることができます。
メールアドレス

※お問い合わせをすると、以下の出展者へ会員情報(会社名、部署名、所在地、氏名、TEL、FAX、メールアドレス)が通知されること、また以下の出展者からの電子メール広告を受信することに同意したこととなります。

アポロ精工株式会社 アポロ精工 新横浜オフィス(旧ケーアイテクノロジー/旧市川ソフトラボラトリー)

PR情報エリア

ページの先頭へ