最終更新日:
2023-08-31 10:36:45.0
ロジックアレイブロック、 プログラマブルインターコネクト、I/Oブロックで構成されています
『CPLD』は、複雑な組み合わせ回路やシーケンシャル回路の
実装に使用されます。
高性能な制御用途、 及びブートローダー機能を実行するデジタル設計に
適しており、携帯電話、タブレットなどのポータブル機器や小型の
アドレスデコード設計の用途向けに、コスト効果の高い製品を取り揃えています。
ご用命の際は、当社へお気軽にご相談ください。
【特長】
■不揮発性構成メモリ
■ROMが不要なため、起動時にすぐに動作可能です
■多数のゲート (一般に数千から数万)が利用可能です
■オンチップ不揮発性メモリ
■低電力要件
■取り扱いが簡単
※詳しくは関連リンクをご覧いただくか、お気軽にお問い合わせ下さい。
基本情報
【ラインアップ(一部)】
■Altera MAX V CPLD ファミリ, 192マクロセル, I/O 114本, 144-Pin TQFP
■Altera MAX 3000A CPLD ファミリ, 32マクロセル, I/O 34本, 44-Pin TQFP
■Altera MAX V CPLD ファミリ, 980マクロセル, I/O 271本, 324-Pin FBGA
■Altera MAX 7000 CPLD ファミリ, 64マクロセル, I/O 36本, 44-Pin PLCC
■Altera MAX II CPLD ファミリ, 980マクロセル, I/O 116本, 144-Pin TQFP
■Lattice Semiconductor MachXO2 CPLD ファミリ, I/O 79本, 100-Pin TQFP
■Microchip Technology ATF15xx CPLD ファミリ 1.5Kゲート
※詳しくは関連リンクをご覧いただくか、お気軽にお問い合わせ下さい。
| 価格帯 | お問い合わせください |
|---|---|
| 納期 | お問い合わせください |
| 用途／実績例 | 【用途】 ■高性能が求められる 重要な用途 ■ブートローダーの機能を実行するデジタル設計 ■不揮発性メモリからのフィールドプログラマブルゲートアレイの 設定データのロード ■アドレスデコーディングなどの小型設計用途 ■コストを重視した、 バッテリ駆動のポータブル機器 ※詳しくは関連リンクをご覧いただくか、お気軽にお問い合わせ下さい。 |
お問い合わせ
※お問い合わせをすると、以下の出展者へ会員情報(会社名、部署名、所在地、氏名、TEL、FAX、メールアドレス)が通知されること、また以下の出展者からの電子メール広告を受信することに同意したこととなります。
アールエスコンポーネンツ株式会社
