【その他】
○埋込型DRAMキャパシター（0.029μｍ2 cell size）はトレンチパターンでILDダイエレクトニクスに構成されており、メタル3層4層でサポートされている。
○キャパシタートレンチの下部（底）はビア1とメタル2層Ta-based バリア層によりサポートされている。
○NMOS FinFET トランジスタはeDRAMアクセストランジスタに使われており、ワードラインピッチは107nm。
●詳しくはお問い合わせ、またはカタログをダウンロードしてください。
○埋込型DRAMキャパシター（0.029μｍ2 cell size）はトレンチパターンでILDダイエレクトニクスに構成されており、メタル3層4層でサポートされている。
○キャパシタートレンチの下部（底）はビア1とメタル2層Ta-based バリア層によりサポートされている。
○NMOS FinFET トランジスタはeDRAMアクセストランジスタに使われており、ワードラインピッチは107nm。
●詳しくはお問い合わせ、またはカタログをダウンロードしてください。
